PPA — 전력·속도·면적을 함께 최적화하는 이유

전압·동작률·부하·Gate Sizing의 이득과 비용을 같은 조건에서 비교합니다.

심화 · 측정과 검증 · 업데이트 2026-10-18

추천 읽기 순서 · 용어사전 · 어디까지 알아야 하나요? · 관련 직무

빠르기만 한 설계가 최선은 아닙니다

PPA는 Power(전력), Performance(성능), Area(면적)의 절충입니다. 성능은 클록 주파수만이 아니라 지연·처리량·작업량의 정의가 필요합니다. 면적도 셀 면적·배치 블록·실제 Die 범위를 구분합니다. 같은 기능·공정·PVT·부하·작업량에서 비교해야 의미가 있습니다.

기본 CMOS 식은 인버터 글을 따릅니다. 여기서는 그 식의 수치를 전체 설계 판단으로 확대할 때 필요한 조건을 다룹니다.

교육용 계산: 스위칭 성분만 따로 비교하기

부하 충전 성분은 P ≈ α × C × V² × f입니다. 여기서 α는 클록 한 주기당 평균 0→1 충전 횟수, C는 해당 유효 부하입니다. 가상으로 α=0.1, C=10 fF, V=1 V, f=1 GHz이면 1 µW입니다. α·C·f를 그대로 두고 V만 0.9 V로 낮춘 모델은 0.81 µW, 19% 감소입니다. 단위 변환은 fF=10⁻¹⁵ F, GHz=10⁹ Hz입니다.

이는 전체 칩 전력이 19% 줄었다는 결과가 아닙니다. 누설 전력 P_leak ≈ V × I_leak, 내부 충방전·단락 전류·클록·메모리·배선 등을 범위에 맞춰 따로 계산합니다. 실제 전압 변화는 지연·누설·허용 주파수와 동작 조건을 바꿀 수 있습니다.

문제 상황: 한 경로를 빠르게 했더니 전력이 늘었다

교육용 가상 상황입니다. 설계자는 Gate Sizing 변경 전후 전체 경로의 지연·부하·전력·면적을, 소자 담당자는 PVT 모델·구동·누설의 유효 범위를 확인합니다. Fan-out 수가 같아도 입력 용량과 배선이 다를 수 있습니다. 특정 셀만 좋아진 결과를 블록 전체로 확대하지 않습니다.

동일 제약·작업량에서 합성/배치 후의 기생값과 활동률 가정을 대조하고 전기적 검증과 기능 회귀를 수행합니다. 전압을 낮춘 후보는 목표 성능·타이밍·실리콘 동작 여유를 만족하는지 봅니다. 모델 예측과 실제 전력 측정 범위가 다르면 먼저 경계와 조건을 맞춥니다.

학생들이 자주 하는 오해

Clock Frequency를 절반으로 하면 실행 시간도 바뀔 수 있으므로 작업당 에너지를 따로 봐야 합니다. 누설과 전력은 단일 식으로 모두 설명되지 않습니다. Gate를 크게 하는 것과 시스템 성능 개선도 같은 명제가 아닙니다.

선수 학습과 다음 공부

CMOS와 Inverter: 스위치 두 개로 논리 뒤집기 · Timing 기초: Setup·Hold와 시간 여유 · Signal Integrity와 Timing 검증 — 신호가 전달될 때 발생하는 문제 · Shmoo Plot과 Test Margin — 제품의 동작 가능 영역 이해하기

교육용 예상 면접 질문

공개 참고 자료

확인: 2026-10-18. 공개 원리와 자체 작성한 교육용 가상 상황·질문을 구분합니다. 자료별 적용 범위는 아래와 같으며 특정 회사의 업무·조건이 모두 같다는 뜻은 아닙니다.

• Synopsys · Optimal PPA: 특정 공정의 라이브러리·부하·전압 절충. 예시 성능을 다른 공정에 이식하지 않음.
• TI · CMOS Power Consumption: CMOS 전력 성분과 모델 가정.