반도체를 이해하기 위한 전기 기초 — 전압·전류·저항·커패시터

전하·전압·전류에서 RC 충방전까지 계산하고 MOSFET·CMOS·DRAM의 전력과 지연으로 연결합니다.

기초 · 전기와 회로 · 업데이트 2026-10-18

추천 읽기 순서 · 용어사전 · 어디까지 알아야 하나요? · 관련 직무

한 문장 요약

전압은 전하를 움직이는 에너지 차이, 전류는 전하가 이동하는 속도이며, 저항과 커패시터는 그 흐름과 시간 응답을 함께 바꿉니다.

쉬운 설명: 높이 차이와 작은 저장소

전압은 물의 높이 차이, 저항은 좁은 관, 커패시터는 물이 차는 저장소에 비유할 수 있습니다. 다만 전기 회로는 닫힌 경로와 전기장으로 동작하며 전자들이 전원에서 출력까지 달려와야 신호가 전달되는 것은 아닙니다. 전압은 항상 두 점 사이의 차이입니다. GND는 이 회로에서 정한 기준 전위이며 모든 접지가 물리적으로 같은 전위라는 뜻도 아닙니다.

핵심 원리: 양과 단위를 함께 읽습니다

전류 방향은 양전하가 움직이는 방향으로 정의하므로 금속 내 전자의 이동 방향과 반대입니다. 기호 C는 문맥에 따라 정전용량, 단위 C는 쿨롱입니다. MOSFET과 다이오드는 모든 Bias에서 일정한 R을 갖는 선형 저항이 아니므로 Ohm’s Law를 그대로 전체 동작 모델로 쓰지 않습니다.

저항은 에너지를 주로 열로 소모하고, 이상적인 커패시터는 전기장에 E=½CV²를 저장합니다. 실제 커패시터에는 누설·직렬 저항·기생 성분이 있습니다. 일정 C에서 I=C × dV/dt이므로 전압을 빨리 바꾸려면 전류가 필요합니다. 이상적인 커패시터의 전압은 유한한 전류로 순간적으로 바뀌지 않습니다.

직렬과 병렬은 연결점을 먼저 봅니다

분기 없는 직렬 저항은 같은 전류가 흐르고 R합=R1+R2입니다. 같은 두 노드에 연결한 병렬 저항은 같은 전압이 걸리고 1/R합=1/R1+1/R2입니다. 교육용 1 kΩ 두 개는 직렬 2 kΩ, 병렬 0.5 kΩ입니다. 모양이 나란하다고 병렬인 것은 아닙니다.

선형 저항 1 kΩ 양단에 1 V를 유지하면 I=1 V/(10³ Ω)=10⁻³ A=1 mA, 소비 전력은 1 V × 1 mA=1 mW입니다. 2초 동안 일정하면 에너지는 2 mJ입니다. 이는 커패시터를 포함하지 않은 저항 예제입니다.

RC 충전·방전: 처음과 끝의 조건을 적습니다

이상적인 1 V 전압원, R=1 kΩ, C=1 nF의 직렬 충전 회로에서 커패시터 양단 전압을 봅니다. 초기 전압은 0 V, 전원은 t=0에 0→1 V로 바뀌고, 측정기 부하·누설·배선 인덕턴스는 무시합니다. 시정수 τ=RC=10³ × 10⁻⁹ s=1 µs입니다.

• 충전: VC(t)=1 V × (1−exp(−t/τ))
• 충전 전류: I(t)=(1 V/R) × exp(−t/τ)
• 전원을 분리한 뒤 같은 R을 통해 초기 1 V에서 방전: VC(t)=1 V × exp(−t/τ)

세 자리 반올림한 자체 계산입니다. 1τ는 완충 시간이 아닙니다. 같은 모델에서 50% 도달 시간은 ln(2) × RC ≈0.693 µs입니다. C를 2 nF로 늘리면 τ=2 µs, 50% 도달 시간은 약 1.386 µs가 됩니다. R과 전원·초기값·측정 기준이 같다는 가정입니다. 용량만 달라진 것이 아니라 구동 회로도 바뀌었다면 이 배율을 그대로 적용할 수 없습니다.

반도체에서 중요한 이유

MOSFET은 게이트-소스 전압 등 단자 간 전압으로 전류를 제어합니다. 게이트 절연막을 통한 이상적인 DC 전류는 작아도 게이트·배선을 충방전하는 과도 전류가 필요합니다. CMOS 출력은 다음 게이트와 배선의 용량을 구동하며, 실제 구동 저항·전류는 전압에 따라 달라집니다. 단일 RC의 0.693RC는 전체 디지털 경로의 전파 지연 공식이 아닙니다.

DRAM의 저장 커패시터는 전하 상태를 담고, 비트라인 용량과 전하 공유가 읽기 신호를 바꿉니다. 전하 누설과 Sense Amplifier·Refresh까지 함께 봐야 합니다. 길고 복잡한 배선은 분포 RC로 다루며 매우 빠른 신호에서는 인덕턴스·전송선 효과도 검토합니다. CMOS의 전력에는 충방전 외에 누설·단락 성분이 포함됩니다.

실제 업무에서 확인하는 데이터

회로설계는 입력/출력 파형·전압 기준·부하·PVT, 소자는 I-V/C-V와 단자 Bias, PE는 실제 제품의 기능·전압·Timing·온도별 Fail을 확인합니다. 설비는 센서·전원 신호의 응답과 측정계 부하를 구분합니다. PE의 전기적 제품 평가와 TEM 등의 물리 분석은 서로 다른 증거이며 필요할 때 함께 비교합니다.

문제 → 가설 → 검증: 출력 응답이 느려졌다면

동일 입력인데 출력의 50% 도달 시간이 길어졌다는 교육용 관찰을 생각해봅니다. 가능한 원인은 부하 용량 증가, 구동 전류 감소, 배선 저항 증가, 전원·온도 변화 또는 Probe의 부하입니다. 먼저 전압·시간 기준과 측정기·초기값을 맞춥니다. 부하만 바꾼 모델과 측정 Probe를 바꾼 비교로 가설을 나누고, 개선 뒤 전력·다른 경로의 지연까지 재확인합니다. 느린 파형만으로 “커패시터 불량”이라고 확정하지 않습니다.

학생들이 자주 하는 오해

전압과 전류는 같은 값이 아닙니다. 큰 C는 같은 전압에서 더 많은 전하를 저장하지만 같은 R에서는 더 느리게 응답합니다. 저항에 걸린 1 V의 정상 전류 1 mA와 RC 충전 전류는 다릅니다. 위 RC에서 전류는 처음 1 mA이고 시간이 지나며 감소합니다. 비유·이상적 식과 실제 소자의 비선형 동작을 구분하세요.

선수 학습과 다음 공부

MOSFET이란? · CMOS와 Inverter: 스위치 두 개로 논리 뒤집기 · Timing 기초: Setup·Hold와 시간 여유 · DRAM이란? · I-V란? 전압과 전류로 소자 평가하기 · C-V란? MOS Capacitor와 전하 상태 읽기

교육용 예상 면접 질문

공개 참고 자료

확인: 2026-10-18. 아래 자료의 공개 원리를 참고했습니다. 표·수치·가상 사례·질문은 FlashMemory가 자체 작성했으며 실제 제품의 Recipe·규격·기출 자료가 아닙니다.

• OpenStax · RC Circuits: 직렬 RC의 이상적인 충방전과 시정수. 자체 수치 표는 이 모델을 적용한 계산입니다.
• TI · CMOS Power Consumption: CMOS 충방전·누설·전력 성분. RC 하나로 칩 전체를 예측하지 않습니다.