DRAM 주요 공정 변화: 작게 만들고 전하 지키기

미세화·EUV·커패시터·HKMG·배선 변화의 이유를 배우세요.

기초 · 업데이트 2026-10-04

3줄 요약

DRAM 미세화는 작은 셀에서도 충분한 전하와 정확한 읽기를 확보하는 문제입니다.
EUV 패턴 형성, 높은 커패시터와 고유전율 재료, 배선 개선이 함께 중요합니다.
주변회로 HKMG와 커패시터 high-k는 적용 위치와 목적이 다릅니다.

이 페이지 목차

먼저 기억할 한 문장 주요 변경점을 한눈에 1. EUV: 더 작은 무늬를 정확하게 2. 커패시터: 좁아진 바닥을 높이와 재료로 보완 3. HKMG: 저장소와 주변 스위치를 구분하기 4. 배선: 스위치만 빨라서는 부족하다 HBM 적층과 DRAM 셀 미세화는 별개의 변화 면접 답변 연습

먼저 기억할 한 문장

DRAM은 작은 면적에 더 많은 저장 셀을 넣으면서, 전하가 잘 유지되고 빠르게 읽히도록 공정을 바꿔왔습니다. 일반적인 셀은 스위치 하나와 커패시터 하나로 이루어집니다. 원리는 DRAM 기초에서 먼저 읽어보세요.

이 글은 공개 자료로 확인할 수 있는 대표적인 발전 방향을 설명합니다. 회사·제품마다 적용 시점과 구조가 다르며, 최신 세대의 비공개 제조 순서를 뜻하지 않습니다.

주요 변경점을 한눈에

발전 방향	기존 방식의 한계	바뀌는 공정·구조	해결하려는 문제
미세 패턴 형성	좁은 선을 여러 번 나누어 만들 때 정렬 오차와 복잡도 증가	일부 핵심 층에 EUV 도입·최적화	작은 선폭과 간격, 패턴 정확도 확보
커패시터 입체화	셀 면적이 줄면 전극 면적 확보가 어려움	높고 좁은 저장 구조의 식각·증착 제어	작은 바닥 면적에서도 저장 용량 유지
고유전율 재료	절연막을 무조건 얇게 하면 누설·신뢰성 부담	커패시터 high-k 재료와 계면 개선	용량과 누설 사이 균형
주변회로 게이트	낮은 전압에서 속도·누설 개선 필요	제품에 따라 HKMG 도입	주변회로의 속도·전력 개선
미세 배선·연결	단면 축소로 저항과 신호 지연 부담 증가	금속·컨택·배선 구조 개선	빠르고 안정적인 신호 전달

1. EUV: 더 작은 무늬를 정확하게

포토는 감광막에 패턴을 만드는 공정입니다. DUV 기반의 다중 패터닝은 패턴을 나누어 만드는 방법이고, EUV는 더 짧은 파장의 빛을 이용합니다. 목적은 ‘새 장비를 쓰는 것’보다 작은 패턴을 정확하고 효율적으로 만드는 것입니다.

SK하이닉스는 2021년 1a DRAM의 EUV 활용 양산을 발표했고, 2024년 1c 개발 발표에서는 EUV 공정의 재료·적용 최적화를 설명했습니다. EUV를 쓴다고 모든 층을 EUV로 만들거나 모든 정렬·결함 문제가 사라지는 것은 아닙니다.

2. 커패시터: 좁아진 바닥을 높이와 재료로 보완

커패시터 용량은 전극 면적과 유전율이 커질수록 늘고, 절연층이 두꺼워질수록 줄어드는 방향입니다. 셀 바닥 면적이 줄면 높이를 활용해 전극 면적을 확보할 수 있습니다. 다만 높고 좁은 구조를 균일하게 만들고 지지하는 일이 어려워집니다.

식각은 깊이·폭·수직도, 증착은 깊은 구조 안쪽의 막 두께와 계면 품질을 함께 관리해야 합니다. 원자층 증착(ALD)은 얇은 막의 두께와 피복성을 제어하는 데 활용되는 방법입니다. 모든 막을 ALD로 만드는 것은 아닙니다.

삼성전자는 2022년 12나노급 DDR5 개발 발표에서 높은 유전율의 신소재로 커패시터 용량을 높였다고 설명했습니다. 2022년 기술 자료에서도 high-k와 높은 종횡비의 식각을 미세화의 중요 기술로 소개했습니다.

3. HKMG: 저장소와 주변 스위치를 구분하기

HKMG는 고유전율 게이트 절연막과 금속 게이트를 사용하는 기술입니다. 얇은 기존 절연막의 누설 부담을 줄이면서 게이트 제어력을 확보하려는 목적입니다. SK하이닉스가 공개한 모바일 DRAM 사례는 주변회로 트랜지스터의 성능과 전력 개선을 이해하는 데 도움이 됩니다.

비슷한 단어	적용 위치	핵심 목적
커패시터 high-k	저장 커패시터의 절연층	작은 공간에서 저장 용량 확보
HKMG의 high-k	트랜지스터 게이트 절연층	채널 제어와 누설·속도 개선

둘 다 유전율이 높은 재료를 활용하지만 같은 구조를 뜻하지 않습니다. HKMG 도입을 DRAM 저장 커패시터 교체와 혼동하지 마세요.

4. 배선: 스위치만 빨라서는 부족하다

좁아진 배선은 저항이 커질 수 있고, 주변 구조와의 전기적 결합도 신호에 영향을 줍니다. 워드라인은 셀 스위치를 제어하고 비트라인은 읽기·쓰기 데이터를 전달합니다. 배선 금속, 컨택 연결, 식각·충진 품질을 함께 봐야 합니다.

HBM 적층과 DRAM 셀 미세화는 별개의 변화

HBM은 여러 DRAM 다이를 쌓아 연결하는 패키지 기술과 관련됩니다. DRAM 셀을 작게 만드는 전공정과 TSV·접합을 이용해 칩을 연결하는 공정을 구분하세요. HBM의 다이 수와 NAND의 셀 적층 단수도 다른 개념입니다.

면접 답변 연습

DRAM이 작아질수록 커패시터 공정이 어려워지는 이유는?

셀 면적이 작아져도 읽기에 필요한 전하를 확보해야 합니다. 높은 구조와 고유전율 재료로 용량을 보완하지만, 깊은 구조의 식각·균일한 증착·누설·기계적 안정성을 동시에 관리해야 합니다. 자체 작성한 학습 질문이며 확인된 기출을 의미하지 않습니다.

공개 기술 사례와 발표 시점

발표 당시의 대표 사례이며 현재 최신 제품 목록은 아닙니다. 비교와 비유는 공개 원리를 바탕으로 작성했습니다.