MOS Capacitor C-V 해석 실습 — 축적·공핍·반전과 전압 이동
가상 고주파·저주파 MOS C-V 데이터로 축적·공핍·반전의 차이와 수평 이동을 계산하고 평탄대전압·산화막 전하의 인과 추정 한계를 이해합니다.
추천 읽기 순서용어사전어디까지 알아야 하나요?관련 직무
3줄 요약
- p형 기판 MOS-C의 축적·공핍·반전을 HF/LF 정전용량 변화로 비교합니다.
- 가상 데이터의 기준 곡선과 비교 곡선을 정렬해 약 0.5 V의 수평 이동을 계산합니다.
- 곡선 이동·분산만으로 산화막 전하, Interface Trap, 도핑이나 실물 두께 변화를 확정할 수 없습니다.
이 페이지 목차
먼저 읽을 내용다운로드 및 실행1. p형 MOS Capacitor의 세 영역2. 그래프를 그려서 확인하세요3. 동일 용량 기준으로 전압 이동 계산하기4. 실제 연구/양산 계측과 연결할 질문자주 하는 오해선수 학습과 다음 공부교육용 예상 면접 질문공개 참고 자료먼저 읽을 내용
기존 C-V 기초는 정전용량 측정의 원리와 Accumulation·Depletion·Inversion을 설명합니다. 이 실습에서는 **두 가지 측정 모드(HF/LF)**와 **두 가상 시료(Reference/Comparison)**의 그래프를 직접 비교하고, 전기적 변화와 물리 원인 가설을 구분합니다.
실습 곡선은 학습 목적으로 단순한 수학 함수로 만든 합성(Synthetic) 데이터입니다. 실제 MOS 구조의 소수 캐리어 동역학, Frequency/Series Resistance/Leakage, Hysteresis, Quantum Effect 또는 도핑/Trap 추출 모델을 재현하지 않습니다.
다운로드 및 실행
- 가상 C-V CSV 52행: 2개 시료 × HF/LF 2모드 × Vgs 13개 값.
c_over_cox는 정규화된 단위 없는 용량입니다. - Python 분석 코드: 기준 곡선과 비교 곡선의 수평 이동을 겹치는 전압 구간에서 비교합니다.
두 파일을 같은 폴더에 저장하고 Python 3에서 python3 analyze.py를 실행하면 됩니다. 외부 패키지·로그인·실제 장비 데이터 업로드가 필요하지 않습니다. Excel로도 모드별 C-V 그래프를 그릴 수 있습니다.
1. p형 MOS Capacitor의 세 영역
| Gate Bias 방향(이상적 p형 기준) | 표면 상태 | 일반적 C-V 관찰 |
|---|---|---|
| 충분히 음의 Bias | Accumulation: 다수 캐리어 정공 축적 | 산화막 용량 Cox에 근접 |
| 양의 Bias 증가 | Depletion: 공핍층 확장 | 공핍층 용량과 직렬 효과로 감소 |
| 더 양의 Bias | Inversion: 소수 캐리어 전자층 관련 | HF는 낮은 수준에 머물 수 있고 LF/준정적 조건은 회복 가능 |
이 방향은 이상적인 p형 기판의 극성 설명입니다. n형 기판, 고정 전하, Gate Work Function, 전압 기준이 다르면 실제 위치와 극성이 달라집니다. 저주파/준정적 C-V의 반전 용량 회복은 소수 캐리어가 측정 속도를 따라올 수 있다는 조건에서만 가능합니다. 소수 캐리어 생성이 충분히 느리면 Sweep 방향·속도에 따라 Deep Depletion이나 Hysteresis가 나타날 수 있으므로 ’LF면 반드시 Cox로 복귀한다’고 일반화하면 안 됩니다. HF/LF는 본 CSV의 개념 모드 이름이지 특정 주파수·안전 운전 조건을 뜻하지 않습니다.
2. 그래프를 그려서 확인하세요
가로축 vgs_v, 세로축 c_over_cox로 잡고 sample과 mode로 구분해 총 4개의 곡선을 그립니다.
직접 답하기
- Reference-HF에서 음의 전압에서 정규화 용량은 어느 값에 접근하나요?
- Reference의 충분히 양의 전압에서 HF와 LF는 왜 다른가요?
- Comparison의 곡선은 Reference보다 오른쪽 또는 왼쪽으로 이동했나요?
- Curve의 수평 이동을 Flat-band Voltage 변화, 산화막 전하 변화, 도핑 변화 중 하나로 확정할 수 있나요?
3. 동일 용량 기준으로 전압 이동 계산하기
가상 Comparison 곡선은 Reference를 +0.5 V 수평 이동시킨 함수로 생성했습니다. 이는 학생이 계산을 확인하기 위한 ’정답이 있는 입력’이며 실제 소자 원인을 부여한 것이 아닙니다.
분석 코드는 -1.0, -0.5, 0, +0.5, +1.0 V 후보 중, 두 곡선의 공통 Vgs 지점에서 평균 제곱차(MSE)가 가장 작은 수평 이동을 찾습니다. Voltage shift는 다음과 같이 정의합니다.
C_Comparison(Vg) ≈ C_Reference(Vg - ΔV)
두 모드 모두 이 교육용 정의의 ΔV=+0.5 V가 나와야 합니다. 이것은 정규화 곡선 정렬이며 물리적 Flat-band Voltage나 Oxide Charge의 직접 추출값은 아닙니다.
정량 결과와 정답 확인하기
Reference/Comparison은 가상적으로 +0.5 V 이동하도록 생성됐으며, 고주파·저주파 모두 공통 구간에서 MSE가 가장 작아지는 ΔV=+0.5 V입니다. Reference가 양의 Vgs에서 보여주는 HF/LF 용량 차이는 이 가상 모델의 의도된 주파수 응답 대비입니다. 실제 구조·온도·시간·AC 진폭·측정 주파수를 알 수 없으므로 Oxide Charge Density, Dit, EOT·물리 두께를 추정할 수 없습니다.
4. 실제 연구/양산 계측과 연결할 질문
- 누설/직렬 저항: 측정한 것이 유효 정전용량인지, Loss·Series Resistance가 왜곡했는지 확인합니다.
- 측정 Frequency: 인버전 응답의 주파수 의존성과 Sweep Direction·Rate·정착 시간을 별도로 기록합니다.
- 모델/구조: Cox의 절대값, Device Area·Multi-layer Dielectric·EOT와 실제 두께를 구분합니다.
- 대조/반례: 동일 Wafer/구조의 전기적 I-V, 독립적 물리·성분 분석, 계측 교정·반복성을 비교합니다.
- 원인 검증: 곡선 이동은 하나의 전기적 관찰입니다. 특정 Trap·도핑·절연막 이상을 확정한 것이 아닙니다.
전기적 Parametric Test와 MOSFET I-V 분석을 같이 읽되, 구조 분석·EDS/EDX 원소 분석과 전기적 EDS(Test)를 혼동하지 마세요.
자주 하는 오해
- HF와 LF의 곡선 차이를 무조건 불량이라고 생각하거나 LF 반전 영역이 모든 Sweep 조건에서 반드시 Cox로 복귀한다고 가정하기
- 가상 HF/LF 이름을 모든 제품에 공통인 실제 주파수값으로 이해하기
- +0.5 V 수평 이동을 물리적 Flat-band Shift라고 즉시 부르기
- 정규화
C/Cox에서 면적·유전율 없이 물리 두께를 계산하기 - C-V 결과만으로 Interface Trap, 산화막 전하 또는 특정 공정 원인을 확정하기
선수 학습과 다음 공부
C-V 기초 → MOSFET → 이 실습 → Electrical Test → 측정 시스템 분석 → MOSFET I-V 실습
교육용 예상 면접 질문
MOS C-V에서 고주파와 저주파 곡선이 다르게 보이는 이유를 설명해 보세요.
단순 MOS 모델의 소수 캐리어 반응 속도와 Gate AC 응답 차이를 설명한 뒤 Sweep·Bias·Leakage·Series Resistance·주파수·시료 조건을 확인해야 합니다. 꼬리질문: 어느 영역의 용량이 Cox에 가까워지나요?
C-V Curve Shift로 산화막 고정 전하 변화를 판단할 수 있나요?
전압 축 이동은 단서이지만 원인의 유일한 증거가 아닙니다. Work Function·전하·Trap·도핑·Sweep/모델·측정 오차 후보를 분리해야 합니다. 꼬리질문: EOT와 물리 두께는 언제 달라질까요?
공개 참고 자료
자료 확인: 2026-10-19. 실제 회사의 Spec·Recipe·불량 데이터는 사용하지 않았고 곡선과 수치·문항은 교육용 자체 합성 데이터입니다.
- Keysight — Low and High Frequency C-V Measurement of Semiconductors: HF/LF 측정과 산화막/도핑 관련 파라미터의 개념.
- Tektronix/Keithley — Gate Dielectric C-V Characterization: Sweep 속도·정착과 비평형 현상의 해석.
- NIST — Rapid and Accurate C-V Measurements: 측정 시스템 응답의 왜곡과 보정 필요성.
어디까지 알아야 하나요?
아래는 MOS Capacitor C-V 해석 실습 — 축적·공핍·반전과 전압 이동의 학습 목표입니다. 직무별 모듈에서 필요한 수준을 함께 확인하세요. 회사의 공식 평가 기준이나 합격 기준은 아닙니다.
설명할 수 있어야 합니다
영역 구분
설명할 수 있어야 합니다
주파수
생각해볼 수 있어야 합니다
관찰 한계
더 깊게 연결해보세요
두께 추정
이 기술을 이해했나요?
공통 기초 · p형 기판 MOS-C에서 음의 Gate Bias는 어떤 상태에 연결되나요?
단순한 이상 모델에서 다수 캐리어인 정공이 표면에 축적되는 Accumulation 영역입니다. 기판·구조와 전압 기준을 확인해야 합니다.
직무 핵심 · 고주파 반전 영역에서 용량이 저주파보다 작게 보일 수 있는 이유는?
소수 캐리어가 작은 AC 신호를 충분히 따라오지 못하는 조건에서는 고주파 측정이 최소 용량 수준에 머물 수 있습니다. Sweep·누설·비평형 등의 영향도 확인해야 합니다.
실무 연결 · 같은 모양의 C-V 곡선이 +0.5 V 이동하면 산화막 전하 변화가 입증되나요?
아닙니다. 이 실습은 가상 수평 이동이지만 실제로는 Work Function, 전하·Trap, Doping, 측정/모델 오차 등 후보를 분리해야 합니다.
심화 · 정규화 C/Cox 곡선만으로 실제 산화막 물리 두께(nm)를 구할 수 있나요?
아닙니다. 면적, 절대 용량, 유전율, 층 구조·계면, 보정 정보가 없어 물리 두께를 결정할 수 없습니다.
관련 기술
함께 살펴볼 기술
반도체 분석 결과의 한계 | 분해능·검출 한계·시편 준비
Resolution·Sampling Depth·Detection Limit·파괴 여부·시편 준비와 Artifact를 함께 확인합니다. 분석 이미지나 수치가 무엇을 보여주고 무엇을 보장하지 않는지 학습합니다.
반도체 Test Flow란? Wafer EDS부터 Final Test까지
Wafer 전기 검사와 패키지 Final Test를 ATE·Test Program·Binning으로 연결합니다. Burn-in의 적용 차이와 Test Yield·검사 시간·검출 범위의 절충을 이해합니다.
Defect Inspection이란? 반도체 결함 탐지와 분석
Defect Inspection은 Particle·패턴 이상 등의 위치를 찾아 기록하는 과정입니다. Random·Systematic은 발생 양상을 분류하는 표현이지 원인 확정이 아닙니다.