2.5D와 3D Packaging 차이 | 칩 배치와 연결

2.5D는 대표적으로 나란한 Chip을 중간 연결 구조로 잇고 3D는 Die를 수직으로 통합합니다. 2.5D Package 안에 3D 적층한 HBM이 함께 들어갈 수도 있습니다.

기초 · 직무 연결 · 업데이트 2026-10-06

추천 읽기 순서 · 용어사전 · 어디까지 알아야 하나요? · 관련 직무

쉬운 설명: 옆으로 놓기와 위로 통합하기

대표적인 2.5D 구조는 Chip들을 나란히 두고 Interposer 등 미세 연결 구조로 잇습니다. 3D는 Die를 수직으로 통합해 층 사이 연결을 구성합니다. 2.5와 3은 외관의 높이나 수학적 차원을 직접 측정한 숫자가 아니라 구조를 설명하는 용어입니다.

핵심 원리: 연결 경로를 나눠 보기

어느 Chip이 나란하고 어느 Die가 적층됐는지, 전기 신호가 어떤 경로로 이동하는지 확인합니다. TSV는 실리콘 내부 통로, Bump나 Hybrid Bonding은 접합 방식, Interposer는 중간 배선의 역할입니다. 한 이름이 이 구성 요소를 모두 대신하지 않습니다.

HBM은 둘을 함께 이해하는 사례

HBM은 여러 DRAM Die의 Stack을 만들고 넓은 I/O로 병렬 데이터를 전달합니다. 이런 HBM과 GPU를 나란히 배치해 연결하는 전체 Package는 2.5D 구조일 수 있습니다. HBM Stack과 전체 Package의 구조를 서로 다른 범위로 봅니다.

왜 중요한가: 연결과 시스템 성능

가까운 칩 사이 많은 연결과 짧은 경로는 시스템 설계에 기회를 줍니다. 하지만 열·전력·배선·제품 동작이 함께 성능을 결정합니다. “쌓았다”는 사실만으로 대역폭이나 지연이 자동 개선되는 것은 아닙니다.

현업 연결: 조립·Test·열·수율

수직 적층은 층별 Test·접합·열 경로와 조립 수율을 고려해야 합니다. 나란한 큰 Package도 Warpage·배선·접합·열이 중요합니다. 패키징·제품 평가·품질 담당자는 각 범위의 불량과 제조성을 함께 확인합니다.

자주 하는 오해

모든 2.5D가 같은 실리콘 TSV Interposer를 쓰거나 모든 3D가 같은 범프를 쓰는 것은 아닙니다. 제품별 구현을 봅니다. 최신 용어를 나열하기보다 Chip 배치와 연결·열 경로를 직접 설명할 수 있는지가 학습 목표입니다.

공개 참고 자료

개념 확인: 2026-10-06. 공개 자료로 원리를 확인하고 학생용 설명·가상 예·연습문제는 FlashMemory가 작성했습니다. 회사 내부 Recipe나 Spec을 사용하지 않습니다.

• Amkor · 2.5D/3D TSV
• 삼성전자 · Advanced Heterogeneous Integration